

Архитектура на 32-битови Intel микропроцесори

Режимите на адресиране за това семейство микропроцеси са описани както за реалния, така и за защитения режим на работа. Паметта в реален режим съществува на адреси 00000H-FFFFFH— първият 1MB на системата с памет— и присъства във всички версии на микропроцесора. Паметта в защитен режим съществува на всяко място в цялата система с памет, но е достъпна само за 80286-Pentium Pro, а не по-ранните микропроцесори 8086 или 8088. Паметта в защитен режим за I80286 съдържа 16М байта, за 80386-Pentium.4GB и за Pentium Pro 64GB.

Вътрешна микропроцесорна архитектура

Преди да се напише програма или да се проучи каквато и да е инструкция, трябва да се знае вътрешната конфигурация на микропроцесора. Този раздел на главата подробно описва видимата от програмата вътрешна архитектура на микропроцесорите 8086 80486 и Pentium/Pentium Pro. Също така подробно е описана функцията и предназначението на всеки от тези вътрешни регистри.

Програмен модел

Програмният модел на микропроцесора е съвкупността от неговите регистри, достъпни за използване чрез набора от инструкции. Други регистри, описани по-нататък, се считат за невидими за програмата, тъй като не могат да бъдат адресирани директно по време на програмирането на приложения, но могат да бъдат използвани индиректно по време на системното програмиране. I80286 и по-високи съдържат невидими за програмата регистри, използвани за управление и работа на защитена система с памет.


Фигура 2-1 илюстрира програмния модел на 8086 - Pentium Pro. По-ранните микропроцесори 8086, 8088 и 80286 съдържат 16-битови вътрешни архитектури, подмножество от регистрите, показани на Фигура 2-1. Микропроцесорите 80386, 80486, Pentium и Pentium Pro съдържат пълни 32-битови вътрешни архитектури. Архитектурите от по-ранните 8086 през 80286 са напълно съвместими нагоре с 80386 чрез Pentium Pro. Защрихованите области в тази илюстрация регистри k-prcseni, които не се намират в микропроцесорите 8086. 8088. или 80286 и са подобрения, предоставени на микропроцесорите 80386. 80486. Pentium и Pentium Pro.

Моделът за програмиране съдържа 8-, 16- и 32-битови регистри. 8-битовите регистри са AH, AL, BH, BL, CH, CL, DH и DL и се отнасят, когато се формира инструкция с помощта на тези двубуквени обозначения. Например, инструкция ADD AL,AH добавя 8-битовото съдържание на AH към AL. (Само AL се променя поради тази инструкция.) 16-битовите регистри са AX, BX, CX, DX, SP, BP, DI, SI, IP, FLAGS, CS, DS, ES, SS, FS, и GS. Тези регистри също са посочени с тези двубуквени обозначения. Например, инструкция ADD DX,CX добавя 16-битовото съдържание на CX към DX. (Само DX се променя поради тази инструкция.) Разширените 32-битови регистри са означени като E AX, EBX, ECX, EDX, ESP, EBP, EDI, ESI, EIP, и E ФЛАГОВЕ. Тези 32-битови разширени регистри и 16-битови регистри FS и GS са налични само в 80386 и по-нови. Тези регистри са посочени с обозначенията FS или GS за двата нови 16-битови регистъра и с трибуквено обозначение за 32-битовите регистри. Например, инструкция ADD ECX,EBX добавя 32-битовото съдържание на EBX към ECX. (Само ECX се променя поради тази инструкция.)

Някои регистри са регистри с общо или многофункционално предназначение, докато други имат специални цели. Многофункционалните регистри включват EAX, EBX, ECX, EDX, EBP, EDI и ESI. Тези регистри съдържат различни размери на данни (байтове, думи или двойни думи) и се използват за почти всякакви цели, продиктувани от програма.i

Регистри с множествоно предназначение. Многоцелевите регистри включват EAX, EBX, ECX, EDX, EBP, EDI и ESI.

FIGURE 2-1 The programming model of the Intel 8086 through the Pentium Pro



EAX(акумулатор). EAX се ползва като 32-битов регистър (EAX), като 16-битов регистър (AX) или като един от двата 8-битови регистъра AH и AL. Забележете, че ако се адресира 8- или 16-битов регистър, само тази част от 32-битовия регистър се променя, без да се засягат останалите битове. Акумулаторът се използва за инструкции като умножение, деление и някои от инструкциите за настройка. За тези инструкции акумулаторът има специално предназначение, но обикновено се счита за многофункционален регистър. В 80386 и по-горе регистърът EAX може също да съдържа отместването на адреса за паметта.

EBX(база). EBX се адресира като EBX, BX, BH, или BL. BX регистърът (база) понякога съдържа офсетния адрес на паметта на системата във всички версии на микропроцесора. В 80386 и по-високи, EBX също може да адресира данни от паметта.

ECX(брояч). ECX е регистър с общо предназначение, който също държи броя за различни инструкции. В 80386 и по-високи регистърът ECX може също така задържа отместването на данните от паметта. Инструкциите, които използват преброяване, са

инструкциите за повторение при низ (REP/REPLV REPNE), инструкциите за изместване, завъртане и цикъл LOOP/LOOPD. Инструкциите за изместване и завъртане използват CL като брояч, а инструкциите за повторение при низове използват CX. Инструкциите LOOP/LOOPD използват CX или ECX за брояч.

EDX (данни). EDX е регистър с общо предназначение, който съхранява част от резултата от умножение или част от делимото преди делене. В 80386 и нагоре този регистър може да адресира и данни в паметта.

EDI (индекс на получателя). EDI often addresses string destination data for the string instructions. It also functions as either a 32-bit (EDI) or 16-bit (DI) general-purpose register.

ESI (индекс на източника) ESI се използва като SI или като ESI. Този регистър често адресира източника-стринг в стринговите инструкции. Като EDI, ESI също се ползва като регистър с обща употреба. SI е 16-битов, а ESI-32 битов.

EBP(базов указател) EBP сочи към място в паметта във всички версии на микропроцесора за трансфер на данни в паметта. Този регистър се ползва като BP или EBP.

Регистри със специално предназначение. Регистрите със специално предназначение включват EIP, ESP, F.FLAGS и сегментните регистри CS, DS, ES, SS, FS и GS.

EIP(програмен брояч) EIP адресира следващата инструкция в секция от паметта, дефинирана като кодов сегмент. Регистърът IP е 16-бита PC, когато микропроцесорът работи в реален режим и EIP (32-бита), когато 80386 и по-горе работят в защитен режим. Имайте предвид, че 8086, 8088 и 80286 съдържат EIP и само 80286 и по-горе работят в защитен режим. Указателят на инструкциите, който сочи към следващата инструкция в програма, се използва от микропроцесора за намиране на следващата последователна инструкция в програма, разположена в кодовия сегмент. Програмният брояч може да бъде модифициран с инструкция за скок или извикване на подпрограма.

ESP (stack pointer) ESP адресира област от паметта, наречена стек. Паметта на стека съхранява данни чрез този указател и е обяснена в тази глава с инструкции, които адресират данните на стека. Този регистър се нарича SP, ако се използва като 16-битов регистър, и ESP, ако се посочва като 32-битов регистър.

EFLAGS. EFLAGS показва състоянието на микропроцесора, както и контролира неговата работа. Фигура 2-2 показва флаговите регистри на всички версии на микропроцесора. Имайте предвид, че флаговете са съвместими нагоре от 8086/8088 до микропроцесорите Pentium Pro. Микропроцесорите 8086-80286 съдържат регистър FLAG (16-бита), докато 80386 и по-високи съдържат регистър EFLAG (32-битов разширен флаг регистър). Най-десните пет бита на флага и флагът за препълване се променят след изпълнение на много аритметични и логически инструкции. Някои от флаговете се използват и за управление на функции, намиращи се в микропроцесора. Следва списък на всеки флагов бит с кратко описание на тяхната функция. Тъй като инструкциите са въведени в следващите глави, се предоставят допълнителни подробности за битовете на флага. Най-десните пет флага и флагът за препълване се променят от повечето аритметични и логически операции, докато прехвърлянето на данни не ги засяга.

C (carry) Carry съдържа преноса след събиране или заема след изваждане. Флагът за пренасяне също показва състояния на грешка, продиктувани от някои програми и процедури. Това е особено вярно за извикванията на DOS функции.

P(parity) Битът за паритет/четност/ е логическа 0 за нечетен брой и 1 за четен брой единици. Ако числото съдържа три двоични единични бита, то е нечетно. Ако числото съдържа нула единични бита, то е четно. Флагът за паритет беше въведен в ранните микропроцесори на Intel за проверка на данни за комуникация.

A (auxiliary carry) Полупреносът съдържа преноса/заема (полупреноса) между битовете 3 и 4 от резултата след събиране или изваждане.

Този флаг се тества от инструкциите DAA и DAS, за да коригира стойността на AL след добавяне или изваждане на BCD числа. В противен случай битът за флаг A не се използва от микропроцесора или други инструкции.

FIGURE 2-2 The EFLAG and FLAG register counts for the entire 80X86 and Pentium microprocessor family





FIGURE 2-2 The EFLAG and FLAG register counts for the entire 80X86 and Pentium microprocessor family



Z (zero) Флагът нула показва, че резултатът от аритметична или логическа операция е нула. Ако $Z = 1$, резултатът е нула; ако $Z = 0$, резултатът не е нула.

S (sign) Флагът на знака съдържа аритметичния знак на резултата след изпълнение на аритметична или логическа инструкция. Ако $S = 1$, знаковият бит (най-левият бит на числото) е зададен или отрицателен; ако $S = 0$, знаковият бит е изчистен или положителен.

T (trap) Трар флагът позволява отстраняване на грешки в програмата чрез постъпково изпълнение. Ако флагът T е активиран (1), микропроцесорът прекъсва потока на програмата при условия, както е показано от регистрите за отстраняване на грешки и контролните регистри. Ако флагът T е логическа 0, функцията за отстраняване на грешки е деактивирана.

I (interrupt) Флагът за прекъсване контролира работата на входното краче INTR (заявка за прекъсване). Ако $I = 1$, INTR е активирано; ако $I = 0$, INTR е забранено. Състоянието на бита I флаг се контролира от инструкциите STI (задаване на I флаг) и CLI (изчистване на I флаг).

D (direction) Флагът за посока избира режима на нарастване или намаляване за регистрите DI и/или SI по време на инструкциите за низ. Ако $D = 1$, регистрите се намаляват автоматично; ако $D = 0$, регистрите се увеличават автоматично. Флагът D се установява с STD и се изчиства с инструкциите CLD

O (overflow) Препълвания възникват, когато числата със знак се събират или изваждат. Препълване показва, че резултатът надвишава възможностите за записот разрядната мрежа. Например, ако се добави 7FH (+127) — при 8-битово двоично добавяне, резултатът е 80H (-128). Този резултат със сменен знак установява флага за препълване при събиране на числа със знак. При операции над числа без знак флагът за препълване се игнорира.

IOPL(I/O ниво на привилегия) IOPL се използва в защитен режим на работа за избор на нивото на привилегия за I/O устройства. Ако текущото ниво на привилегия е по-високо или по-доверено от IOPL, тогава I/O се изпълнява безпрепятствено. Ако

IOPL е по-ниско от текущото ниво на привилегия, възниква прекъсване, което води до спиране на изпълнението. Имайте предвид, че IOPL от 00 е най-високият или най-доверен; ако IOPL е 11, това е най-ниското или най-малко доверено.

NT (вложена задача) Флагът за вложена задача показва, че текущата задача е вложена в друга задача в защитен режим на работа. Този флаг се задава, когато задачата е вложена от софтуер.

RF (възобновяване) Флагът за възобновяване се използва с отстраняване на грешки, за да контролира възобновяването на изпълнението след следващата инструкция.

VM (виртуален режим) Битът VM избира работа в виртуален режим в системата със защитен режим. Системата с виртуален режим позволява множество дялове на памет, които са с дължина 1М байт, да съществуват едновременно в системата с памет. По същество това позволява на системната програма да изпълнява множество програми.

AC (проверка на изравняването) Битът за проверка на изравняването се активира, ако дума или двойна дума е адресирана на граница, която не е дума или не е двойна дума.

VIF (флаг за виртуално прекъсване) VIF е копие на бита на флага за прекъсване, достъпен за микропроцесорите Pentium/ Pentium Pro.

VIP (очакване на виртуално прекъсване) VIP предоставя информация за прекъсване на виртуален режим за микропроцесорите Pentium/Pentium Pro. Това се използва в многозадачни среди, за да предостави на операционната система флагове за виртуално прекъсване и информация за чакащи прекъсвания.

ID (идентификация) Флагът ID показва, че микропроцесорите Pentium/Pentium Pro поддържат инструкцията CPL'ID. Инструкцията CPUID предоставя на системата информация за микропроцесора Pentium, като номер на версията и производителя.

Сегментни регистри.

Допълнителните регистри, наречени сегментни регистри, генерират адреси на паметта, когато се комбинират с други регистри в микропроцесора. Има четири или шест сегментни регистъра в различни версии на микропроцесора. Сегментният регистър функционира различно в реалния режим в сравнение с работата в защитен режим на микропроцесора. Подробности за техните функции в реален и защитен режим са предоставени по-късно в тази глава. Следва списък на всеки сегментен регистър, заедно с функцията му в матрицата.

CS (код-сегментен регистър) Кодовият сегмент е секция от паметта, която съдържа кода (програмите и процедурите), използвани от микропроцесора. Регистърът на кодовия сегмент дефинира началния адрес на секцията с код за съхранение на паметта. В реален режим на работа, той определя началото на 64К байтова секция от паметта; в защитен режим, той избира дескриптор, който описва началния адрес и дължината на част от кода за съхранение на паметта. Дължината на кодовия сегмент е ограничена до 64К байта в 8088-80286 и 4G байтове в 80386 и по-горе, когато тези микропроцесори работят в защитен режим.

DS (даннов сегментен регистър) Сегментът от данни е част от паметта, която съдържа повечето данни, използвани от програма. Достъпът до данните в сегмента от

данни се осъществява чрез отместенадрес или съдържанието на други регистри, които съдържат изместване на адреса. Както при кодовия сегмент и други сегменти, дължината е ограничена до 64К байта в 8086-80286 и 4G байта в 80386 и по-високи.

ES (регистър на допълнителен даннов сегмент) Допълнителният сегмент от данни се използва от някои от низовите инструкции за съхраняване на данни на получателя.

SS (стека) Сегментът на стека дефинира областта на паметта, използвана за съхранение на данни и адреси. Адреса на текущата входна точка в сегмента на стека се определя от регистъра на указателя на стека. Регистърът BP също може да адресира данни в сегмента на стека.

FS и GS сегментни редистри FS и GS са допълнителни сегментни регистри, налични в 80386, 80486, Pentium и Pentium Pro микропроцесори, за да изпослват два допълнителни сегмента на паметта.


Адресиране на паметта в реален режим

80286 и по-нови работят в реален или защитен режим. Само 8086 и 8088 работят само в реален режим. Работата в реален режим позволява на микропроцесора да адресира само първия 1MB от паметта – дори при микропроцесора Pentium. Първият 1MB байт памет се нарича реална памет или конвенционална системна памет. Операционните системи MS-DOS и PC-DOS предполагат, че микропроцесорът работи в реален режим по всяко време. Работата в реален режим позволява на приложния софтуер, написан за 8086/8088, който поддържа само 1M байт памет, да функционира в 80286 и по-нови, без да се променя софтуерът. Възходящата съвместимост на софтуера е отчасти отговорна за продължаващия успех на семейството микропроцесори на Intel. Във всички случаи всеки от тези микропроцесори започва да работи в реален режим по подразбиране, когато се включи захранването или микропроцесорът се рестартира (след НУ).

Сегменти и отмествания

Комбинация от сегментен адрес и изместване /offset/, задава място в паметта в реалния режим на работа. Всички адреси на паметта в реален режим се състоят от адрес на сегмент плюс изместване. Адресът на сегмента, разположен в един от сегментните регистри, дефинира началния адрес на всеки 64К-байтов сегмент на паметта. Отместването избира всяко място в рамките на 64KB сегмент на паметта. Фигура 2-3 показва как схемата за адресиране на сегмент плюс отместване избира място в паметта. Там е показан сегмент от паметта, който започва от адрес 10000H и завършва на адрес 1FFFFH с дължина 1FFFFH—64К байта. Той също така показва как офсет, наричан изместване, F000H избира място 1F000H в системата с памет. Изместването е разстоянието от началото на сегмента.

FIGURE 2-3 The real mode memory-addressing scheme, using a segment address plus an offset



Сегментният регистър на фигура 2-3 съдържа 1000H, но адресира начален сегмент на адрес 10000H. В реален режим всеки сегментен регистър указва адрес, получаващ като към съдържанието му се добави 0H отясно. Това образува 20-битов адрес на паметта, което му позволява достъп до началото на сегмент в рамките на първия 1М байт памет. Това е необходимо в микропроцесора за генериране на 20-битов адрес на паметта. Ако сегментен регистър съдържа 1200H, той адресира 64K-байтов сегмент на паметта, започващ от адрес 12000H. Ако сегментен регистър съдържа 1201H, той адресира сегмент памет, започващ от местоположение 12010H. Поради вътрешно товаа сегментите в реалния режим могат да започват само на адрес на паметта, кратен на 16.

Тъй като сегментът на паметта в реален режим е с дължина 64K, след като началният адрес е известен, крайният адрес се намира чрез добавяне на FFFFH. Например, ако сегментен регистър съдържа 3000H, най-малкият адрес на сегмента е 30000H, а най-големият е 30000H + FFFFH=3FFFFH. Отместването се добавя към началото на сегмента, за да адресира място в паметта в този сегмент на паметта. Ако адресът на сегмента е 1000H, а изместване е 2000H, микропроцесорът адресира място в паметта 12000H. Числото на сегмента и отместването понякога се записват като двойка числа, разделени с двоеточие, напр. 1000:2000 за предствяне на горния адрес.

Някои режими на адресиране комбинират повече от един регистър и стойности на отместване, за да образуват стойност на отместването. Ако сумата от тези стойности надвиши FFFFH, се прави сумиране по модул 2^{16} .

Сегмент и отместване и регистри по подразбиране

Микропроцесорът има набор от правила, които се прилагат към сегментите, когато се адресира паметта. Тези правила, които се прилагат или в реалния, или в защитения режим, дефинират комбинацията от сегментен регистър и офсетов регистър, използвани от определени режими на адресиране. Например регистърът на кодския сегмент винаги се използва с указателя на инструкциите за адресиране на следващата инструкция в програмата.

TABLE 2-2 8086-80486 and Pentium/Pentium Pro default 16-bit segment and offset address combinations

Segment	Offset	Special Purpose
CS	IP	Instruction address
SS	SP or BP	Stack address
DS	BX, DI, SI, an 8-bit number or a 16-bit number	Data address
ES	DI for string instructions	String destination address

Тази комбинация е CS:IP или CS:EIP в зависимост от режима на работа на микропроцесора. Регистърът на кодовия сегмент дефинира началото на кодовия сегмент, а програмният брояч сочи следващата инструкция в кодовия сегмент. Тази комбинация (CS:IP или CS:EIP) показва адреса на следващата инструкция, изпълнявана от микропроцесора. Например, ако CS = 1400H и IP/EIP = 1200H, микропроцесорът извлича следващата си инструкция от адрес 14000H + 1200H=15200H.

Друга от комбинациите по подразбиране се ползва при стека. Данните на стека се препращат през сегмента на стека в мястото на паметта, адресирано от указателя на стека (SP/ESP) или базовия указател (BP/EBP). Тези комбинации са SS:SP (SS:ESP) или SS:BP (SS:EBP). Например, ако SS = 2000H и BP = 3000H, микропроцесорът адресира местоположение на паметта 23000H за адрес на паметта на сегмента на стека. В реален режим само най-десните 16 бита от разширения регистър адресират място в сегмента на паметта. В 80386-Pentium Pro, не поставяйте число, по-голямо от FFFFH в офсетов регистър, ако микропроцесорът работи в реален режим. Това води до спиране на системата и индикация за грешка в адресирането.

Други настройки по подразбиране са показани в Таблица 2-2 за адресиране на паметта при 16-битов Intel микропроцесор. Таблица 2-3 показва настройките по подразбиране, приети в 80386 и по-горе, когато се използват 32-битови регистри. Обърнете внимание, че 80386 и по-горе имат много по-голям избор от комбинации сегмент/отместване на адреси, отколкото 8086 до микропроцесорите 80286.

TABLE 2-3 80386, 80486, Pentium, and Pentium Pro default 32-bit segment and offset address combinations

Segment	Offset	Special Purpose
CS	EIP	Instruction address
SS	ESP and EBP	Stack address
DS	EAX, EBX, ECX, EDX, ESI, EDI, an 8-bit number, or a 32-bit number	Data address
ES	EDI for string instructions	String destination address
FS	No default	General address
GS	No default	General address

Микропроцесорите 8086-80286 позволяват използване на 4 сегмента на паметта, а 80386 и по-горе позволяват използване на 6 сегмента на паметта. Фигура 2-4 показва система, която съдържа четири сегмента на паметта. Сегменти от паметта може да се докосват или дори да се припокриват, ако 64K байта памет не са необходими за сегмент. Сегментите могат да бъдат разположени върху всяка област от паметта за достъп до данни или код. Една програма може да има повече от четири или шест сегмента, но може да има достъп само до четири или шест сегмента наведнъж.

FIGURE 2-4 A memory system showing the placement of four memory segments




Схема за адресиране

Схемата за адресиране с използване на сегменти и офсет изглежда неоправдано сложна, но дава предимство. Тя позволява програмите да бъдат преместени в системата с памет. Освен това позволява на програмите, написани да функционират в реален режим, да работят в система със защитен режим. Програма с възможност за преместване е тази, която може да бъде поставена във всяка област на паметта и да се изпълни без промяна. Преместваемите данни са данни, които могат да се поставят във всяка област на паметта и да се използват без промяна в програмата. Схемата за адресиране на сегменти и офсет позволява както програми, така и данни да бъдат преместени, без да се променя нищо в програмите или данните. Това е идеално за използване в компютърна система с общо предназначение, където не всички машини съдържат еднакви области на паметта. Структурата на паметта на персоналния компютър е различна от машина до машина и изисква преместваем софтуер и данни.

Тъй като паметта се адресира в рамките на сегмент чрез отместване от адрес, сегментът на паметта може да бъде преместен на всяко място в системата с памет, без да се променя нито едно от отместванията. Това се постига чрез преместване на цялата програма, като блок, в нова област и след това промяна само на съдържанието на сегментните регистри.. Без тази функция една програма би трябвало да бъде

пренаписана или променена, преди да бъде преместена. Това ще изисква допълнително време или много версии на програма за многото различни конфигурации на компютърни системи.

Адресиране на паметта в защитен режим

Адресирането на паметта в защитен режим (80286 и по-висок) позволява достъп до данни и програми, разположени над първия 1М байт памет, както и в рамките на първия 1М байт памет. Адресирането на този разширен участък от системата с памет изисква промяна на схемата за адресиране на сегмент плюс офсет, използвана с адресиране на паметта в реален режим. Когато данните и програмите са адресирани в разширена памет, офсетният адрес все още се използва за достъп до информация, разположена в сегмента на паметта. Разликата е, че адресът на сегмента, както се обсъжда с адресирането на паметта в реален режим, вече не присъства в защитения режим. Вместо адреса на сегмента, сегментният регистър съдържа селектор, който избира дескриптор от таблица с дескриптори. Дескрипторът описва местоположението, дължината и правата за достъп на сегмента на паметта. Тъй като сегментният регистър и офсетният адрес все още имат достъп до паметта, инструкциите за защитен режим са идентични с инструкциите в реалния режим. Всъщност повечето програми, написани да функционират в реален режим, ще функционират без промяна в защитения режим. Разликата между режимите е в начина, по който регистърът на сегмента се интерпретира от микропроцесора за достъп до сегмента на паметта.

Селектори и дескриптори

Селекторът, разположен в сегментния регистър, избира един от 8192 дескриптора от една от двете таблици с дескриптори. Дескрипторът описва местоположението, дължината и правата за достъп на сегмента памет. Индиректно, сегментният регистър избира сегмент от паметта, но не директно, както в реалния режим.

Има две дескрипторни таблици, използвани със сегментните регистри: едната съдържа глобални дескриптори, а другата съдържа локални дескриптори. Глобалните дескриптори съдържат дефиниции на сегменти, които се прилагат за всички програми, докато локалните дескриптори обикновено са уникални за дадено приложение. Всяка таблица с дескриптори съдържа 8192 дескриптора, така че общо 16384 дескриптора са достъпни за приложение. Тъй като дескрипторът описва сегмент от паметта, това позволява да бъдат описани до 16 384 сегмента на паметта за всяко приложение.

Фигура 2-6 показва формата на дескриптор за 80286- Pentium Pro. Всеки дескриптор е с дължина 8 байта, така че глобалната и локалната дескрипторна таблица са с максимална дължина от 64К байта. Дескрипторите за 80286 и 80386 до Pentium Pro се различават леко.

Базовият адрес на дескриптора показва началното местоположение на сегмента на паметта. За микропроцесора 80286 базовият адрес е 24-битов, така че сегментите започват на всяко място в неговите 16М байта памет. 80386 и по-нови използват 32-битов базов адрес, който позволява сегментите да започват на всяко място в неговата 4G байта памет.

Лимитът на сегмента съдържа отместването на последния адрес от сегмент. 80286 осъществява достъп до сегменти на паметта с дължина между 1 и 64К байта. 80386 и по-горе имат достъп до сегменти на паметта, които са с дължина между 1 и 1М байт или 4К и 4G байта.





FIGURE 2-6 The descriptor formats for the 80286 and 80386/80486/Pentium/Pentium Pro microprocessors

За дескриптор на Pentium Pro, има бит G /детайлност/. Ако $G = 0$, определя сегментна граница от 1В до 1МВ дължина. Ако $G = 1$, стойността на ограничението се умножава по 4К байта (добавено 000Н отясно). Ако $G = 1$, ограничението е всяко число, кратно на 4К байта. Това позволява дължина на сегмента от 4К до 4Г байта на стъпки от 4К байта. В 80286 дължината на сегмента е 64К байта, затова, че офсетът е 16-битов. 80386 и по-нови използват 32-битова архитектура, която позволява изместване на адрес в защитен режим на работа на 32-бита. Този 32-битов офсет позволява сегментни дължини от 4Г байта, а 16-битовият офсет позволява сегментни дължини от 64К байта. Операционните системи работят в 16- или 32-битова среда.

Битът AV в дескриптора 80386 и по-горни се използва от някои операционни системи, за да укаже, че сегментът е наличен или не е наличен. Битът D показва как 80386 чрез инструкциите на Pentium Pro осъществява достъп до регистър и данни от паметта в защитен или реален режим. Ако $D = 0$, инструкциите са 16-битови инструкции, съвместими с микропроцесорите 8086-80286. Ако $D = 1$, инструкциите са 32-битови инструкции. По подразбиране 32-битовият режим на инструкции приема, че всички офсетни адреси, както и всички регистри са 32-битови. Операционните системи MS-DOS и PC-DOS винаги работят в режим на 16-битови инструкции. Windows 3.1 също. 32-битовият режим на инструкции е достъпен само в система със защитен режим над Windows NT, Windows 95 и OS/2.

Байтът за права за достъп (Фигура 2-7) контролира достъпа до сегмента на паметта в защитен режим. Можете да се посочи дали даден сегмент от данни може да бъде записан или е защитен от запис. Кодовият сегмент също се управлява по подобен начин и може да има блокирано четене за да защити софтуера.

Дескрипторите се избират от таблицата с дескриптори от сегментния регистър. Фигура 2-8 показва как функционира сегментният регистър в система със защитен режим. Сегментният регистър съдържа 13-битово селекторно поле, бит за избор на таблица, и поле за заявено ниво на привилегия. 13-битовият селектор избира един от 8192 дескриптора от таблицата с дескриптори. Битът TI избира или глобалната таблица с дескриптори ($TI = 0$), или таблицата с локални дескриптори ($TI = 1$). Исканото ниво на привилегия (RPL) изисква нивото на привилегия за достъп на сегмент памет. Най-високото ниво на привилегия е 00, а най-ниското е 11. Ако исканото ниво на привилегия съвпада или е по-високо по приоритет от нивото на привилегия, зададено от байта на правата за достъп, достъпът се предоставя. Нивата на привилегии се използват в среди с множество потребители.



Note: Some of the letters used to describe the bits in the access rights bytes vary in Intel documentation.

FIGURE 2-7 The access rights byte for the 80286, 80386, 80486, Pentium, and Pentium Pro descriptor




FIGURE 2-8 The contents of a segment register during protected-mode operation of the 80286, 80386, 80486, Pentium, or Pentium Pro microprocessor




FIGURE 2-9 Using the DS register to select a descriptor from the global descriptor table. In this example, the DS register accesses memory locations 100000H–1000FFH as a data segment.

Фигура 2-9 показва как сегментният регистър, съдържащ селектор, избира дескриптор от глобалната таблица с дескриптори. Записът в таблицата с глобални дескриптори избира сегмент в системата на паметта.

Регистри, невидими за програмата

Таблиците с глобални и локални дескриптори се намират в системата на паметта. За достъп и уточняване на адреса на тези таблици, 80286, 80386, 80486, Pentium и Pentium Pro съдържат невидими за програмата регистри. За съхранение на служебните параметри за достъп в защитен режим за съхранение.

GDTR (регистър на глобалната дескрипторна таблица) и IDTR (регистър на дескрипторната таблица на прекъсвания) съдържат основния адрес на таблицата с дескриптори и нейния лимит. Лимитът на всеки дескриптор от таблицата е 16-битов, тъй като максималната дължина на таблицата е 64K байта. Когато се работи в защитен режим, адресът на таблицата с глобални дескриптори и нейния лимит се зареждат в GDTR. Преди да се използва защитен режим, таблицата с дескриптори на прекъсване и IDTR също трябва да бъдат инициализирани.

Местоположението на таблицата с локални дескриптори се избира от глобалната таблица с дескриптори. Един от глобалните дескриптори е настроен да адресира таблицата с локални дескриптори. За достъп до таблицата с локални дескриптори, LDTR (регистърът на таблицата с локални дескриптори) се зарежда със селектор, точно както сегментният регистър се зарежда със селектор. Този селектор осъществява достъп до таблицата с глобални дескриптори и зарежда основния адрес, ограниченията и правата за достъп на таблицата с локални дескриптори в кеш частта на LDTR.

Регистърът на задачите (TR) съдържа селектор, който осъществява достъп до дескриптор, който дефинира задача. Задачата най-често е процедура или приложна програма. Дескрипторът за процедурата или приложната програма се съхранява в

глобалната таблица с дескриптори, така че достъпът може да се контролира чрез нивата на привилегии. Регистърът на задачите позволява превключване на контекст или задача. Превключвателят на задачите позволява на многозадачните системи да превключват от една задача към друга по прост и подреден начин.

Странициране

Механизмът за странициране на паметта, наличен в 80386 и по-високи, позволява всяко физическо място в паметта да бъде присвоено на всеки линеен адрес. Линеиният адрес се дефинира като адрес, генериран от програма. С модула за странициране на паметта линеиният адрес невидимо за потребителя се преобразува във всеки физически адрес. Това позволява на приложение, написано да функционира на определен адрес, да бъде преместени чрез механизма за странициране. Освен това позволява паметта да бъде поставена в области, където няма памет.

Регистри за странициране

Устройството за странициране се управлява от съдържанието на контролните регистри на микропроцесора. Тези регистри са достъпни само за от 80386 нагоре. Регистрите, важни за страницирането, са CR0 и CR3. Най-леви бит (PG) на CR0 разрешава странициране, когато е в лог. 1. Ако PG битът е 0, линеиният адрес, генериран от програмата, става физическият адрес, използван за достъп до паметта. Ако битът PG е установен, линеиният адрес се преобразува във физически адрес чрез механизма за странициране. Механизмът функционира както в реален, така и в защитен режим.

Базовият адрес на директорията на страниците намира каталога на блока на страници. Този адрес локализира директорията на страницата на която и да е граница на 4K в системата с памет, тъй като тя е добавена вътрешно с 000H. Директорията на страницата съдържа 1024 записа в директория. Всеки запис в каталога на страници адресира таблица със страници, която съдържа 1024 записа.




FIGURE 2-12 The format for the linear address (a) and a page directory or page table entry (b)

Линеиният адрес, както е генериран от софтуера, е разделен на три секции, които се използват за достъп до записа в директорията на страницата, записа в таблицата на страниците и адреса на изместване на страницата. Фигура 2-12 показва линеиния адрес и неговия състав за странициране. Забележете как най-леви 10 бита адресират запис

в директорията на страницата. За линеен адрес 00000000H-003FFFFFFH, е достъпен първият запис на директорията на страницата. Всеки запис в директорията на страницата представлява 4М байтова секция от системата с памет. Съдържанието на директорията на страниците избира таблица на страници, която е индексирана от следващите 10 бита от линейния адрес (битове 12-21). Адрес 00000000H-000000FFFFH избира запис в директорията на страниците 0 и запис в таблицата на страниците 0. Това е диапазон от адреси от 4К байта. След това отместването от линейния адрес (битове 0-11) избира байт в страницата с памет от 4К байта.

Директория на страниците и таблица на страниците

Фигура 2-13 показва директорията на страниците, няколко таблици със страници и страници от паметта. В системата има само една директория със страници. Директорията на страниците съдържа 1024 двойни думи, които адресират до 1024 таблици на страници. Директорията на страниците и всяка таблица на страници са с дължина 4К байта. Ако цялата 4G байта памет се страницира, системата трябва да разпредели 4К байта памет за директорията на страниците и 4К по 1024 или 4М байта за таблиците от 1024 страници. Това е значително количество памет.




FIGURE 2-13 The paging mechanism in the 80386, 80486, Pentium, and Pentium Pro microprocessor

Тук директорията на страницата съдържа четири записа. Всеки запис в директорията на страницата съответства на 4М байта физическа памет. Системата също така съдържа четири таблици на страници с по 1.024 записа всяка. Всеки запис в таблицата на страниците преобразува 4К байта физическа памет. Тази схема изисква общо 16К памет за четирите таблици със страници и 16 байта памет за директорията на страниците-

При микропроцесорите Pentium и Pentium Pro страниците могат да бъдат с дължина 4К байта или 4М байта.

Изводи

1. 8-битовите регистри са AH, AL, BH, BL, CH, CL, DH, и DL. 16-битовите регистри са AX, BX, CX, DX, СП, БП, Дл. и SI. Сегментните регистри са CS, DS, ES, SS FS, и

GS. 32-битовите разширени регистри са EAX, EBX, ECX, EDX, ESP, EBP, EDI и ESI. Микропроцесорът съдържа програмен брояч (IP/EIP) и регистър на флаговете (FLAGS или EFLAGS).

2. Всички адреси на паметта в реален режим са комбинация от адрес на сегмент плюс изместване. Началното местоположение на сегмент се определя от 16-битовото число в сегментния регистър, към което е добавено шестнадесетична 0 отдясно. Отместването е 16-битово число, добавено към началния 20-битов адрес на сегмент, за да образува адреса на паметта в реалния режим.
3. Всички инструкции са достъпни чрез комбинация от CS (адрес на сегмента) плюс IP или EIP (отместване).
4. Данните обикновено се препращат чрез комбинация от DS (сегмент от данни) и или отместване, или съдържанието на регистър, който съдържа отместването. 8086 - Pentium Pro използва по подразбиране BX, DI, и SI като регистри за отместване за данни, ако са избрани 16-битови регистри. 80386 и по-нови могат да използват 32-битовите регистри EAX, EBX, ECX, EDX, EDI и ESI като регистри за изместване по подразбиране за данни.
5. Работата в защитен режим позволява достъп до памет над първия 1М байт от 80286 до Pentium Pro. До тази система с разширена памет (XMS) се осъществява достъп чрез сегментен адрес плюс офсетов адрес, точно както в реалния режим. Разликата е, че адресът на сегмента не се съхранява в сегментния регистър. В защитен режим началният адрес на сегмента се съхранява в дескриптор, избран от сегментния регистър.
6. Дескрипторът на защитен режим съдържа основен адрес, лимит и байт за права за достъп. Базовият адрес намира началния адрес на сегмента. Лимитът определя крайния адрес на сегмента. Байтът за права за достъп определя как се осъществява достъп до сегмента на паметта чрез програма. Микропроцесорът 80286 позволява сегмент на паметта да започне от всеки от неговите 16М байта памет, използвайки 24-битов базов адрес. 80386 и по-високи позволяват сегмент на паметта да започва от всеки от 4GB памет, използвайки 32-битов базов адрес.
7. Сегментният регистър съдържа три полета с информация в защитен режим. Най-левите 13 бита на сегментния регистър адресират един от 8 192 дескриптора от таблица с дескриптори. Битът TI осъществява достъп или до глобалната таблица с дескриптори (TI = 0), или до таблицата с локални дескриптори (TI = 1). Най-десните 2 бита на сегментния регистър избират исканото ниво на приоритет за достъп до сегмента на паметта.
8. Програмно невидими регистри се използват от 80286 и по-нови за достъп до дескрипторните таблици. Всеки сегментен регистър съдържа част от кеша, която се използва в защитен режим, за да съхрани основния адрес, ограничения и права за достъп, получени от дескриптора. Кешът позволява на микропроцесора да има достъп до сегмента на паметта, без отново да се чете таблицата с дескриптори.
9. Страница с памет има дължина 4К байта. Линеиният адрес, генериран от програма, може да бъде съпоставен с всеки физически адрес чрез механизма за странициране.
10. Страницирането в паметта се осъществява чрез контролни регистри CR0 и CR3. Битът PG на CR0 разрешава странициране и съдържанието на CR3 адресира директорията на страницата. Директорията на страниците съдържа до 1024 адреса на таблици на страници, използвани за достъп до таблици за страници. Таблицата на страниците съдържа 1024 записа, които намират физическия адрес на 4К байтова страница с памет.